【開催予定日(コース番号・日程)】
T0591 2018年01月18日(木)〜01月19日(金)
【受講料】
22,000円
【定員】
12名
コースイメージ画像  <!--Section_002-->   <!--Section_003-->
 使用するFPGボード
1.コースの概要
 近年、画像処理システムの高機能化と共に高速化の要求が高まっています。本コースでは、FPGAを用いたハードウエア技術による画像処理の高速化設計手法について学びます。具体的なフィルタ処理としてガウシアンフィルタのハードウエア実装を例にVerilog-HDLによる実践的な設計技法を習得できます。

2.使用機器等
 FPGA評価ボード、CMOSイメージセンサ、FPGA開発ツール

3.担当予定講師
 ネットビジョン(株) 実際にCMOSイメージセンサ―のデジタル画像検証システム開発をされている経験豊富なエンジニアの方が講師です

4.ご受講に際して
 1日の開講時間は、10:00〜16:45(昼休憩45分)の6時間 (計12時間) となります。

5.関連コース
T017
T019
T063

6.その他
【前提知識】「Verilog-HDLによるLSI(FPGA)開発技術」修了程度の知識

7.カリキュラム概要※
教科項目 教科細目 時間
1.コースの概要と開発環境構築 (1)コース概要及び専門的能力の確認 (2)画像処理システムの概要と使用する画像処理ボード (3)開発ツールの概要と環境設定 1.0H
2.CMOSイメージセンサからの画像取得 (1)使用するイメージセンサ (2)タイミングチャートと回路ブロック (3)カラー画像のグレースケール化回路設計 2.0H
3.FIFOを利用した画像入出力I/F設計 (1)FIFO概要と画像処理への応用 (2)FIFO連結メソッド (3)FIFOによる画像データ転送 3.0H
4.ガウシアンフィルタ設計 (1)ガウシアンフィルタ概要 (2)画像のパイプライン演算 (3)パイプライン・サイクル表とブロック設計 (4)設計した回路の動作確認および評価・改善 5.0H
5.まとめ (1)実習の全体的な講評及び確認・評価 1.0H

※お申し込み頂く際の目安です。詳細等のご質問は下のお問い合わせまでお願いします。
 また、都合により予告無く内容が変更になる場合がございますので、予めご了承ください。