本文へ
グローバルメニューへ
本文へ
グローバルメニューへ
本文です
トップへ戻る
グローバルメニューへ

能力開発セミナー

コース番号 T0731 (NEW) 実習で学ぶアナログLSIの設計歩留まり検証技術 受付中

訓練日程
2/5(火)〜2/6(水)
実施時間帯
10:00〜16:45  (昼休憩45分)
総訓練時間
12時間
受講料
26,000円
定員
12名
対象者
〜アナログLSIのサインオフのノウハウを学ぶ〜
アナログLSI開発・設計者

≪訓練内容の概要≫
 アナログLSIの分野においても高集積化・微細化が進んでいますが、アナログLSIの設計歩留まり検証(サインオフ)にはディジタルLSIとは違った考え方が必要です。本コースではスリューレート、ゲインマージン、フェーズマージン等多種多様なアナログ指標に対してばらつき分布をシミュレーションし、表計算ソフトを活用した設計歩留まり検証手法について実習を通して習得します。
訓練内容
オペアンプの歩留まり検証例(コーナー解析)

1.設計歩留まり検証の概要
(1)歩留まり検証で使用する統計用語
  ・モンテカルロ解析
  ・正規分布、ガウス分布、非正規分布
  ・歩留まり表現としてのσ
(2)アナログ集積回路のばらつきと検証コーナーの設定
(3)アナログLSIにおける歩留まり検証の流れ

2.アナログ設計歩留まり検証
(1)オペアンプの特性分布
  ・Slew Rate
  ・Gain Phase Margin
(2)アナログ設計の設計フローと歩留まり解析手法

3..歩留まり検証手法の実習
(1)乱数の生成と統計処理方法
(2)MOS単体のばらつき特性シミュレーション実習
(3)統計処理によるMOS歩留まり評価実習
(4)オペアンプによるばらつき特性シミュレーション実習
(5)統計処理によるオペアンプ歩留まり評価実習

4.高機能ツールよる歩留まり検証
(1)専用ツールの概要
(2)実験計画法によるコーナー解析
(3)高度な歩留まり検証手法

5.まとめ
(1)まとめと質疑応答

≪担当予定講師≫
 サクセスインターナショナル(株) 小川 公裕

使用機器・教材
パソコン 回路シミュレータ(LTSpice) 表計算ソフト
持参品・服装
 

実施場所
高度ポリテクセンター
備考
ページの先頭へ
グローバルメニューへ戻る
本文へ戻る