本文へ
グローバルメニューへ
本文へ
グローバルメニューへ
本文です
トップへ戻る
グローバルメニューへ

能力開発セミナー

コース番号 T0571 実習で学ぶLSIの低電力化の勘どころ

訓練日程
9/26(木),27(金)
実施時間帯
10:00〜16:45 (昼休憩45分)
総訓練時間
12時間
受講料
21,000円
定員
12名
対象者
〜ポータブル機器で必須技術の低電力化手法について学びます〜
LSIなどの半導体デバイス設計技術者及び開発技術者、バッテリ動作の電子装置開発者
【前提知識】Verilog-HDL設計についての知識があることが望ましい。

≪訓練内容の概要≫
 最近の LSI の微細化、大規模化に伴い、その低消費電力化はますます重要になっています。本コースでは半導体プロセス技術での対策、LSI の設計技術での対策等の基礎知識を学びます。また実際の回路をハードウエア内(FPGA)に実装し、電力削減の設計の仕組みを体験を通して習得できます。
訓練内容
実習で学ぶLSIの低電力化の勘どころ

1.低電力化設計技術の必要性
(1)なぜ低電力化設計技術が求められているのか?
(2)低電力化の必要性
(3)消費電力増大の要因分析からの削減技術ポイント

2.LSI の設計技術での低電力化対策
(1)負荷容量の低減によるスイッチング電力低減、
(2)信号線の小振幅化によるスイッチング電力低減
(3)動作時消費電力の低減技術
(4)待機時消費電力(リーク電力)低減技術

3.半導体プロセス技術低電力化対策
(1)SOI、high K Gate、low-k絶縁材料、歪みSi、FinFET(立体構造型Tr)
(2)3次元技術、不揮発性技術

4.低電力化実験のための予備設計
(1)実験基板の理解
(2)回路ブロックの実装

5.低電力化設計の実習
(1)回路構造と消費電力との関係の理解
(2)低消費電力化の設計
(3)上記設計の実装と評価

6.まとめ
(1)全体的な講評及び確認・評価

≪担当予定講師≫
 サクセスインターナショナル(株) 小川 公裕、逸見 文明

使用機器・教材
LTspice、EXCEL、関数電卓、論理合成ツール、FPGAボード
持参品・服装
 
実施場所
高度ポリテクセンター
備考

受講者の声

  • 消費電力の要因とその対策が理解できた。
  • 消費電力化の概要を理解することができた。
ページの先頭へ
グローバルメニューへ戻る
本文へ戻る